1月5日,全球抢先的集成电路制作和技能服务供给商长电科技宣告,公司XDFOIChiplet高密度多维异构集成系列工艺已按方案进入安稳量产阶段,同步完成世界客户4nm节点多芯片体系集成封装产品出货,最大封装体面积约为1500mm²的体系级封装。

  跟着近年来高功用核算、人工智能、5G、轿车、云端等使用的蓬勃开展,要求芯片制品制作工艺继续改造以补偿摩尔定律的放缓,先进封装技能渐渐的变重要。应商场开展之需,长电科技于2021年7月正式推出面向Chiplet(小芯片)的高密度多维异构集成技能渠道XDFOI,使用协同规划理念完成了芯片制品集成与测验一体化,包括2D、2.5D、3D Chiplet集成技能。

  通过继续研制与客户产品验证,长电科技XDFOI不断获得打破,可有用处理后摩尔年代客户芯片制品制作的痛点,通过小芯片异构集成技能,在有机重布线堆叠中介层(RDL Stack Interposer, RSI)上,放置一颗或多颗逻辑芯片(CPU/GPU等),以及I/O Chiplet 和/或高带宽内存芯片(HBM)等,构成一颗高集成度的异构封装体,一方面可将高密度fcBGA基板进行“减肥”,将部分布线层转移至有机重布线堆叠中介层基板上,使用有机重布线堆叠中介层最小线μm及多层再布线的优势,缩小芯片互连距离,完成更高效、更为灵敏的体系集成,另一方面,也可将部分SoC上互连转移到有机重布线堆叠中介层, 然后得以完成以Chiplet为根底的架构立异,而终究到达功用和本钱的两层优势。

  现在,长电科技XDFOI技能可将有机重布线μm以内,微凸点(µBump)中心距为40μm,完成在更薄和更小单位面积内进行高密度的各种工艺集成,到达更高的集成度、更强的模块功用和更小的封装尺度。一起,还能够在封装体反面进行金属堆积,在有用提高散热功率的一起,依据规划需求增强封装的电磁屏蔽才能,提高芯片制品良率。

  长电科技充沛的发挥XDFOI Chiplet高密度多维异构集成系列工艺的技能优势,已在高功用核算、人工智能、5G、轿车电子等范畴使用,向客户供给了外型更轻浮、数据传输速率更快、功率损耗更小的芯片制品制作处理方案,满意日渐增加的终端商场需求。

  财联社2月16日电，新加坡财政部长表明，未来五年将出资10亿美元用于AI核算、人才和工业开展。

  房地产大音讯！中国银行、农业银行、工商银行、建设银行、交通银行、邮储银行，全出手了

  作用迸裂！OpenAI首个视频生成模型发布，1分钟流通高清，网友：整个职业RIP

  谷歌Gemini 1.5深夜爆破上线，史诗级多模态硬刚GPT-5！最强MoE首破100万极限上下文纪录

  苹果为 iPhone SE 4 屏幕询价，音讯称三星、京东方和天马竞标